Fondamentalmente Cortex A7 è dotato di pipeline a 8 stadi (Cortex A8 ne aveva 13) e solo parzialmente è in grado di processare due istruzioni per volta. Ad esempio non è in grado di farlo per quanto riguarda le istruzioni NEON o quelle a virgola mobile, cosa che invece l'A8 poteva fare. La FPU (Floating Point Unit) però al contrario è completamente organizzata in pipeline e più compatta. Limitare la quantità di istanze processabili per le istruzioni più complesse è una scelta precisa, volta a contenere la grandezza del die, diminuendo così la complessità interna del core e, di conseguenza, anche l’assorbimento energetico. Grazie anche al sistema litografico a 28 nm infatti Cortex A7 occuperà un terzo o al massimo metà dell'area occupata dal vecchio Cortex A8, mentre il futuro Cortex A15 sarà molto più grande.
Inoltre, nonostante le limitazioni di cui sopra, ARM crede che il Cortex A7 avrà prestazioni per clock globalmente migliori dell'A8, questo soprattutto grazie proprio al fatto di avere pipeline con meno stadi, che diminuiscono quindi le possibilità di errore e anche all'implementazione di un'unità branch prediction più evoluta. Inoltre il Cortex A7 integra migliori algoritmi di prefetch e una cache L2 a bassissima latenza (soltanto 10 cicli). Infine Cortex A7 è totalmente compatibile col futuro e molto più potente Cortex A15: tutto il codice che potrà girare su quest'ultimo potrà infatti essere gestito anche dal Cortex A7, solo più lentamente, ma entrambi condividono le nuove istruzioni per la virtualizzazione, il supporto per gli integer divide e per l'indirizzamento della memoria a 40 bit.
Ma come sarà impiegato questo nuovo core Cortex A7? L'approccio è del tutto simile a quello che abbiamo descritto per il Tegra 3 di Nvidia. Anche ARM infatti è convinta che la gestione dei processi in background, che si svolgono mentre lo smartphone o il tablet sono in stand-by, non richieda l'enorme potenza di calcolo di un processore come il Cortex A15 e che se anche questo funzionasse per brevissimi periodi di tempo consumerebbe comunque troppe risorse rispetto alla reale potenza richiesta per questi task.
Dunque il nuovo Cortex A7 è stato sviluppato per essere utilizzato anche da solo, ad esempio in dispositivi entry level, ma i produttori avranno la libertà di integrarlo assieme al Cortex A15 in un'architettura chiamata appunto Big.LITTLE. Big.LITTLE inoltre è completamente trasparente al sistema operativo, in modo da evitare la necessità di riscritture dello stesso da parte dello sviluppatore. Esso vedrà infatti sempre e solo il numero di core di tipo Cortex A15 e sarà quindi unicamente il firmware di gestione dei consumi a decidere come smistare il lavoro, a seconda del workflow e delle richieste dell'OS.
Se infatti questi chiederà uno stato ad alte performance il firmware abiliterà i core A15, altrimenti li spegnerà tornando all'A7. La coerenza dei dati nella cache sarà garantita dalla connessione CCI-400. Ogni dato invalidato da un core o da un gruppo di core sarà quindi copiato anche nella cache dell'altro core o dell'altro gruppo di core. ARM inoltre afferma di poter effettuare lo switch tra i core in 20 microsecondi, la stessa dichiarata anche da Nvidia per Kal-El.
ARM prevede inoltre di commercializzare una versione a 40 nm del Cortex A7 per essere impiegato come singolo processore in dispositivi economici destinati ai Paesi emergenti. Ovviamente i prezzi per lotti di mille unità dell'ARM Cortex A7, sia in versione da 40 nm che da 28 nm, non sono ancora stati divulgati, visto che il primo non arriverà sul mercato prima della fine del 2012 e il secondo durante il 2013.
Via: AnandTech
